GBT Technologies Inc. heeft van het United States Patent and Trademark Office een versneld verzoek gekregen voor haar non-provisionele octrooiaanvraag met betrekking tot de automatische correctie van mismatches in de elektrische connectiviteit van geïntegreerde schakelingen (IC's). De octrooiaanvraag zal met voorrang worden onderzocht om het proces te versnellen. Het oorspronkelijke octrooi werd aangevraagd op 3 augustus 2022 (aanvraag #17880055) ter bescherming van programmatische methodologieën en algoritmen voor de automatische correctie van elektrische connectiviteitsverschillen van geïntegreerde schakelingen, met als doel de ontwerpcyclus van microchips te verkorten, met name voor geavanceerde nanometerknooppunten van 5 nm en lager.

Het controleproces Layout Versus Schematic (LVS) vergelijkt het masker van het IC met de schematische netlijst om te bepalen of deze overeenkomen. De vergelijkingsresultaten worden als 'geslaagd' (of 'schoon') beschouwd als alle elektronische apparaten en connectiviteit die in het schema worden beschreven, overeenkomen met de apparaten en connectiviteit in de lay-out. Een 'fail' (of 'dirty') resultaat betekent dat de aansluitingen en/of apparaten niet overeenkomen.

Vooral bij analoge of MIXED lay-outs moeten deze mismatches handmatig worden verholpen, wat een vervelend, tijdrovend en handmatig ontwerp is. Een lay-outontwerper zou de resultaten moeten debuggen, de verkeerde elektrische verbindingen en/of apparaatmismatches moeten identificeren, en de nodige lay-outwijzigingen moeten aanbrengen om een "schone" vergelijking te verkrijgen. De niet-provisionele octrooiaanvraag van GBT beoogt de bescherming van een algoritmisch systeem en methode om dit proces automatisch uit te voeren.

Het systeem is ontworpen om met één druk op de knop het schema en de lay-outgegevens van het IC te lezen, de apparaten en de elektrische connectiviteit (bedrading) te vergelijken en in geval van geconstateerde afwijkingen de defecte draden los te koppelen en opnieuw aan te sluiten in de lay-out om een "zuiver" LVS te verkrijgen. Het systeem is ontworpen om automatisch de lay-out te corrigeren, zonder andere LVS-, geometrische (DRC), betrouwbaarheidsverificatie (RV) en DFM (Design for Manufacturing) overtredingen te veroorzaken.