Cadence Design Systems, Inc. en TSMC hebben hun langdurige samenwerking uitgebreid met de aankondiging van een breed scala aan innovatieve technologische ontwikkelingen om het ontwerp te versnellen, waaronder ontwikkelingen variërend van 3D-IC en geavanceerde procesknooppunten tot ontwerp-IP en fotonica. Deze samenwerking betekent een aanzienlijke vooruitgang voor systeem- en halfgeleiderontwerp voor AI-, auto-, ruimtevaart-, hyperscale- en mobiele toepassingen en heeft geresulteerd in de volgende recente technologische prestaties: Cadence werkt samen met TSMC om het Integrity? 3D-IC platform van nieuwe functies en functionaliteit te voorzien: Het Cadence Integrity 3D-IC platform, de uitgebreide oplossing in de industrie die gecertificeerd is voor alle nieuwste TSMC 3DFabric? aanbiedingen, ondersteunt nu een hiërarchische 3Dblox specificatie die ontwikkeld is om meerdere chiplets in hiërarchieën te integreren voor hergebruik en modulair ontwerp. Het bevat ook nieuwe functies die zijn ontwikkeld om de assemblage en het ontwerp van chiplets te vergemakkelijken, en een geautomatiseerde invoegtoepassing voor uitlijningsmarkeringen om het ontwerp en de assemblage van gestapelde chiplets op verschillende interposers en packages te versnellen. De digitale oplossingen van Cadence zijn gecertificeerd voor de TSMC N2-ontwerpflow, waaronder Innovus? Implementatiesysteem, Quantus? Extraction Solution, Quantus Field Solver, Tempus? Timing Signoff and ECO Solution, Pegasus? Verification System, Liberate? karakterisering en de Voltus? IC Power Integrity Solution. De Genus? Synthesis Solution is ook geschikt voor N2-technologie. Cadence en TSMC werken samen aan AI-gestuurde oplossingen van Cadence om een AI-ondersteunde ontwerpflow mogelijk te maken voor productiviteit en optimalisatie van PPA-resultaten.
De Custom/Analog Design Flow van Cadence is volledig gecertificeerd voor de nieuwste N2 Process Design Kit (PDK) van TSMC: Cadence custom tools geoptimaliseerd voor TSMC N2 PDK's omvatten Virtuoso® Schematic Editor voor het vastleggen van het ontwerp en de Virtuoso ADE Suite voor analyse, die beide deel uitmaken van Virtuoso Studio, en de geïntegreerde Spectre® Simulator. Ze zijn allemaal verbeterd voor het beheren van hoeksimulaties, statistische analyses, ontwerpcentrering en circuitoptimalisatie, die nu gebruikelijk zijn bij geavanceerde knooppunten. Virtuoso Studio is ook uitgebreid ter ondersteuning van front-to-back procesmigratie van schematische mapping naar geoptimaliseerde ontwerpspecificaties naar full-layout place-and-route automatisering. Virtuoso Studio en Spectre Simulation platforms, inclusief Spectre X, Spectre XPS en de Spectre RF Option, hebben de nieuwste TSMC N2 certificeringen behaald. Cadence en TSMC hebben nauw samengewerkt om een Virtuoso Studio N16 naar N6 RF migratie referentieflow uit te brengen om de doorlooptijd aanzienlijk te verkorten: Purposed-based instance mapping retarget snel schema's, terwijl EMX® Planar 3D Solver inductorsynthese en EM-extractie biedt voor netten en componenten tijdens de ontwerpfase. De Virtuoso ADE Suite biedt ontwerpoptimalisatie met behulp van Spectre Simulation's RF-analysemogelijkheden, en Virtuoso Studio Layout tools versnellen het hergebruik en de herimplementatie van RF lay-outs met behoud van de ontwerpintentie. Cadence kondigt de beschikbaarheid aan van een uitgebreide portfolio van IP-kernen voor het N3-proces van TSMC, waaronder: Cadence's IP voor UCIe? op TSMC N3 is beschikbaar in zowel geavanceerde als standaard pakketopties. Cadence biedt ook IP voor UCIe op meerdere processen en configuraties om een uitgebreide oplossing voor die-to-die (D2D) interconnectie voor haar klanten mogelijk te maken. Het IP-portfolio van Cadence voor geheugeninterfaces (DDR5, LPDDR5 en GDDR6) is siliciumbeproefd met de beste systeemmarges in zijn klasse en een PPA-geoptimaliseerde architectuur die klaar is om de volgende generatie bedrijfs-, high-performance computer- en AI-toepassingen mogelijk te maken. Cadence's IP voor PCIe® 5.0/CXL2.0 en PCIe 6.0/CXL3.0 op TSMC N3 zijn ontworpen om de linkdoorvoer en het linkgebruik te leveren terwijl ze met een lage latentie werken, waardoor klanten SoC-ontwerpen van topkwaliteit krijgen. De Cadence EMX 3D Planar Solver is gecertificeerd voor de N5-procestechnologie van TSMC: Deze certificering stelt gezamenlijke klanten in staat om de EMX Solver naadloos te integreren in hun geavanceerde-node IC ontwerpflow, waardoor zeer nauwkeurige EM analyse mogelijk wordt die de uitdagingen van EM overspraak en parasieten kan overwinnen. Bovendien is de certificering voor N2 en N3 procestechnologie in volle gang. Cadence onthult een nieuwe silicium fotonica flow ter ondersteuning van TSMC's Compact Universal Photonic Engine (COUPE) technologie: Cadence en TSMC werken samen om een ontwerpflow te ontwikkelen voor het COUPE 3D fotonica-proces dat gebruik maakt van het Cadence Integrity 3D-IC platform. De COUPE-technologie van TSMC maakt heterogene integratie van fotonica-IC's met elektrische IC's mogelijk, terwijl de koppelverliezen geminimaliseerd worden. De ontwerpflow van Cadence die wordt ontwikkeld, ondersteunt de COUPE-technologie van TSMC en omvat de Spectre X Simulator, Virtuoso Studio, EMX 3D Planar Solver en het Pegasus Verification System van Cadence, zodat gezamenlijke klanten aan de meest veeleisende systeemvereisten kunnen voldoen en de weg kunnen vrijmaken voor krachtige computertoepassingen.