Cadence Design Systems, Inc. kondigt aan dat een groot aantal toonaangevende halfgeleider- en systeemklanten met succes de uitgebreide line-up van Cadence® Design IP in TSMC's 5nm-procestechnologie hebben overgenomen. De Design IP-portfolio van Cadence is ontworpen volgens de nieuwste interfacestandaarden en stelt klanten in staat de meest geavanceerde SoC's te ontwikkelen voor de meest veeleisende toepassingen, waaronder high-performance computing (HPC), artificial intelligence/machine learning (AI/ML), networking, opslag en automotive. De IP-portfolio van Cadence in TSMC's N5-proces omvat 112/56/25/10 Gbps Ethernet PHY/MAC, PCIe 6.0/5.0/4.0/3.1 PHY/Controller, 40Gbps Ultralink D2D PHY, en complete PHY/Controller voor GDDR6, DDR5/4, en LPDDR5/4x.

Cadence's ontwerp-IP in TSMC's N5-proces levert optimaal vermogen, prestaties en gebied (PPA) met rijke functiesets om compromisloze differentiatie, veelzijdigheid en innovatie mogelijk te maken voor grootschalige SoC-ontwerpen. Bovendien levert Cadence volledige subsysteemleveringen met geïntegreerde PHY en controller IP om de integratie te vereenvoudigen, de risico's te minimaliseren en een snellere time-to-market mogelijk te maken. Het N5 Design IP portfolio is onderdeel van het bredere Cadence IP portfolio dat de Cadence Intelligent System Design™ strategie ondersteunt.

Door de voortdurende ontwikkeling van uitgebreide Design IP portfolio, stelt Cadence klanten in staat om SoC design excellence te bereiken op geavanceerde nodes.