Arteris, Inc. en Andes Technology kondigen hun partnerschap aan om innovatie voor RISC-V gebaseerde SoC-ontwerpen voor AI, 5G, netwerken, mobiel, opslag, AIoT en ruimtetoepassingen te bevorderen. Het Andes QiLai RISC-V platform is een ontwikkelbord met een QiLai SoC met de Andes? RISC-V processor IP's samen met Arteris FlexNoC interconnect IP gebruikt voor on-chip connectiviteit.

De QiLai SoC integreert de Andes 64-bit AX45MP multiprocessor (vier kernen in een cluster) die draait op 2,2 GHz en de NX27V vectorprocessor die draait op 1,5 GHz, met behulp van Arteris network-on-chip (NoC) interconnect IP met subsystemen voor PCIe, DDR, SRAM en General Purpose IO met behulp van het AMBA AXI protocol. De ondersteunende software omvat de OpenSUSE Linux distributie, AndeSight? toolchains, AndeSoft?

softwarestacks en AndesAIRE? NN SDK om AI/ML-modellen te converteren naar uitvoerbare bestanden. Arteris?

FlexNoC non-coherent NoC IP en Ncore cache-coherent NoC IP maken schaalbare, lage latency en energie-efficiënte on-chip communicatie mogelijk om superieure prestaties te bereiken in complexe SoC-ontwerpen. De technologie vergemakkelijkt de integratie van krachtige CPU IP's met laag stroomverbruik en verbetert de systeemfunctionaliteit en interoperabiliteit, vooral binnen het groeiende RISC-V ecosysteem. Deze configureerbare en aanpasbare interconnectieoplossing sluit naadloos aan op verschillende componenten om risico's te beperken en de time-to-market te versnellen.

Door goed geteste CPU IP-blokken met elkaar te verbinden, kunnen systeemontwerpers gebruik maken van Arteris NoC IP's om de betrouwbaarheid en kwaliteit van SoC's van de volgende generatie te verbeteren.