Cadence Design Systems, Inc. kondigt de tapeout aan van Cadence® 16G UCIeo 2,5D advanced package IP op TSMC's 3nm (N3E) procestechnologie. De IP is geïmplementeerd op TSMC's 3DFabrico CoWoS-S silicium interposer-technologie en biedt ultrahoge bandbreedtedichtheid, efficiënte low-power prestaties en superieure lage latency, waardoor het ideaal is voor toepassingen die extreme rekenkracht vereisen. Cadence UCIe IP biedt een open standaard voor chiplet die-to-die communicatie, die steeds kritischer wordt nu kunstmatige intelligentie/machine leren (AI/ML), mobiele, automotive, opslag en netwerktoepassingen de noodzaak om van monolithische integratie over te stappen naar system-in-package (SiP) chiplets.

Cadence is momenteel bezig met een pijplijn van Tier 1 klanten, en UCIe advanced package IP collateral van de N3E test chip tapeout wordt verzonden en is beschikbaar. De vooraf geverifieerde oplossing kan klanten tijd en moeite besparen door snelle integratie. De heterogene integratie van Cadence's UCIe PHY en controller vergemakkelijkt chiplet oplossingen met die herbruikbaarheid.

De complete oplossing omvat het volgende, dat kan worden geleverd met een aanvulling van Cadence Verification IP (VIP) en TLM-modellen: UCIe Advanced Package PHY: Ontworpen voor een bump pitch die meer dan 5Tbps/mm bandbreedtedichtheid mogelijk maakt, biedt de geavanceerde UCIe Package PHY opties die grotere doorvoerprestaties mogelijk maken en tegelijkertijd de stroomefficiëntie aanzienlijk verbeteren. Het is flexibel voor integratie op meerdere soorten 2,5D geavanceerde pakketten, zoals silicium interposer, silicium brug, RDL en fanout-gebaseerde verpakking. UCIe standaardpakket PHY: Opties stellen klanten in staat om kosten te besparen met behoud van hoge bandbreedte en energie-efficiëntie.

Het circuitontwerp van Cadence stelt klanten in staat om te ontwerpen tot aan de ondergrenzen van de standaard bump pitch-reeks om maximale BW/mm mogelijk te maken en tegelijkertijd een groter bereik mogelijk te maken. UCIe-controller: De UCIe-controller is een zachte IP die kan worden gesynthetiseerd voor meerdere technologieknooppunten en wordt aangeboden in verschillende opties voor verschillende doeltoepassingen en maakt streaming, PCI Express® (PCIe®) en CXL-protocollen mogelijk. De Cadence 16G UCIeo 2.5D advanced package IP ondersteunt Cadence's Intelligent System Designo strategie, die SoC design excellence mogelijk maakt.