Microchip Technology Inc. heeft een nieuwe familie META-DX2+ PHY's geïntroduceerd. Dit zijn de eerste oplossingen in de industrie die 1,6T (terabits per seconde) line-rate end-to-end encryptie en poortaggregatie integreren om de meest compacte footprint te behouden in de overgang naar 112G PAM4-connectiviteit voor enterprise Ethernet-switches, beveiligingstoepassingen, cloud interconnect routers en optische transportsystemen. De configureerbare 1,6T datapad-architectuur van de META-DX2+ overtreft de naaste concurrenten met 2x in totale versnellingsbakcapaciteit en hitless 2:1 protection switch mux modes, mogelijk gemaakt door de unieke ShiftIO-mogelijkheid. De flexibele XpandIO-poortaggregatiemogelijkheden optimaliseren het gebruik van router/switch-poorten bij de ondersteuning van verkeer met lage snelheden.

De apparaten bevatten ook IEEE 1588 klasse C/D Precision Time Protocol (PTP) ondersteuning voor nauwkeurige nanoseconde tijdstempels die nodig zijn voor 5G en bedrijfskritische diensten. Door een portfolio van footprint-compatibele retimer en geavanceerde PHY's met encryptie-opties aan te bieden, stelt Microchip ontwikkelaars in staat hun ontwerpen uit te breiden om MACsec en IPsec toe te voegen op basis van een gemeenschappelijk kaartontwerp en Software Development Kit (SDK). META-DX2+ gedifferentieerde mogelijkheden omvatten: Dual 800 GbE, quad 400 GbE en 16x 100/50/25/10/1 GbE MAC/PHY; Geïntegreerde 1.6T MACsec/IPsec engines die encryptie loskoppelen van packet processors zodat systemen gemakkelijker kunnen worden opgeschaald naar hogere bandbreedtes met end-to-end beveiliging; Meer dan 20% boardbesparing in vergelijking met concurrerende oplossingen die twee apparaten vereisen om dezelfde 1.6T-versnellingsbak en hitless 2.6T-versnellingsbak te leveren.6T versnellingsbak en hitless 2:1 mux modes; XpandIO maakt poortaggregatie mogelijk van low-rate Ethernet clients over hogere snelheid Ethernet interfaces, geoptimaliseerd voor enterprise platforms; ShiftIO feature gecombineerd met een zeer configureerbare geïntegreerde crosspoint maakt flexibele connectiviteit mogelijk tussen externe switches, processors en optics; Device varianten met 48 of 32 Long Reach (LR) capable 112G PAM4 SerDes inclusief programmeerbaarheid om power vs. performance te optimaliseren.

Ondersteuning voor Ethernet, OTN, Fibre Channel en eigen datasnelheden voor AI/ML-toepassingen. Net als de META-DX2L retimer kan de nieuwe serie META-DX2+ PHY's worden gebruikt met Microchip's PolarFire® FPGA's, de ZL30632 high-performance PLL, oscillatoren, spanningsregelaars en andere componenten die vooraf als systeem zijn gevalideerd om ontwerpen sneller in productie te nemen. Ontwikkelingshulpmiddelen: Microchip's tweede generatie Ethernet PHY SDK voor de META-DX2 familie verlaagt de ontwikkelingskosten met in de praktijk bewezen API-bibliotheken en firmware.

De SDK ondersteunt alle META-DX2L en META-DX2+ PHY apparaten binnen de productfamilie. Ondersteuning voor het Open Compute Project (OCP) Switch Abstraction Interface (SAI) PHY uitbreidingen zijn inbegrepen om agnostische ondersteuning van de META-DX2 PHY's binnen een breed scala van Network Operating Systems (NOS) die SAI ondersteunen mogelijk te maken. Beschikbaarheid: De META-DX2+ familie wordt verwacht in het vierde kalenderkwartaal van 2022.

Bekijk de META-DX2L Ethernet PHY op ECOC 2022: Microchip zal het META-DX2L PHY apparaat, dat in het vierde kwartaal van 2021 begon met samplen, tentoonstellen in de stand van het Optical Internetworking Forum (OIF) op de European Conference on Optical Communication (ECOC)18-22 september 2022, in Basel Zwitserland. Microchip en andere OIF-leden zullen laten zien hoe multi-vendor interoperabiliteit industriële oplossingen voor het wereldwijde netwerk versnelt in stand #701 in het Congress Center Basel.