Cadence Design Systems, Inc. heeft aangekondigd dat Cadence® RFIC-oplossingen de N16RF Design Reference Flow en process design kit (PDK) van TSMC ondersteunen om de volgende generatie mobiele, 5G- en automobieltoepassingen te helpen versnellen. De voortdurende samenwerking tussen Cadence en TSMC stelt wederzijdse klanten in staat te ontwerpen met Cadence-oplossingen voor TSMC's N16RF mmWave halfgeleidertechnologie. De RFIC-oplossingen van Cadence ondersteunen de Cadence Intelligent System Designo-strategie, waardoor system-on-chip (SoC) uitmuntend kan worden ontworpen.

De complete RF Design Reference Flow omvat passieve apparaatmodellering, blokniveau optimalisatie, gevoelige layout routing nets EM parasitics signoff, EM-IR analyse met custom passives, en self-heating. De referentie flow bevat verschillende producten die geoptimaliseerd zijn voor TSMC's N16RF mmWave process technologie, waaronder de Cadence Virtuoso® Schematic Editor, Virtuoso ADE Product Suite, en geïntegreerde Spectre® X Simulator en RF optie. Daarnaast beschikt de flow over een hoge capaciteit elektromagnetische (EM) model generatie met behulp van de Cadence EMX® 3D Planar Solver voor naadloze back-annotatie van S-parameter modellen in gouden schema en EM-IR analyse met zelfverwarming met de Voltuso-Fi Custom Power Integrity Solution, waardoor automatisch beheer van EM en RCX modellen voor RF-nauwkeurige resultaten mogelijk is.

De flow stelt gebruikers in staat om hoeksimulaties effectief te beheren en robuustheid van het ontwerp te bereiken. De EMX Planar 3D Solver en Quantuso Parasitic Extraction zijn geïntegreerd in het Virtuoso platform, wat gelaagde extractie van koppelingseffecten mogelijk maakt en volledige EM parasitic signoff van het ontwerp garandeert. De Cadence RFIC full flow biedt een efficiënte methodologie waarmee ingenieurs ontwerpdoelen kunnen bereiken: prestaties, vermogensefficiëntie en betrouwbaarheid in een enkele, strak geïntegreerde ontwerpomgeving.