Cadence Design Systems, Inc. kondigt aan dat Cadence® RFIC-oplossingen in staat zijn gesteld om TSMC's N6RF Design Reference Flow en process design kit (PDK) te ondersteunen om mobiele, 5G en draadloze innovatie te versnellen. Door de voortdurende samenwerking tussen Cadence en TSMC zijn wederzijdse klanten al aan het ontwerpen met de Cadence-oplossingen voor TSMC's nieuwste N6RF CMOS halfgeleidertechnologie. Geoptimaliseerd voor TSMC's N6RF procestechnologie, zijn de Cadence Virtuoso® Schematic Editor, Virtuoso ADE Suite en de geïntegreerde Spectre® X Simulator en RF optie opgenomen in de RF Design Reference Flow.

Klanten kunnen profiteren van verschillende belangrijke functies, die hen in staat stellen om hoeksimulaties effectief te beheren, statistische analyses uit te voeren en ontwerpcentrering en circuitoptimalisatie te bereiken. Bovendien bieden de flows naadloze integratie tussen de Cadence EMX® Planar 3D Solver en de Virtuoso Layout Suite EXL implementatie-omgeving, waardoor ontwerpers EM-modeltaken kunnen stroomlijnen en gebruik kunnen maken van automatisering om S-parametermodellen automatisch in het gouden ontwerpschema te steken voor RF-simulaties. Voor post-layout analyse worden de S-parametermodellen gelaagd in Cadence Quantus™ Extraction Solution resultaten voor high-fidelity RF signoff circuit en EM-IR simulaties.

Over het geheel genomen biedt de nieuwe Cadence RFIC full flow een efficiënte methodologie die ingenieurs ontwerpdoelen—prestaties, vermogensefficiëntie en betrouwbaarheid—laat bereiken in één enkele, strak geïntegreerde ontwerpomgeving.