Persbericht: Cadence versnelt hyperscale soc-ontwerp met industrie's eerste verificatie-IP en systeem-VIP voor Cxl 3.0
04 augustus 2022 om 16:45 uur
Delen
Cadence Design Systems, Inc. kondigt de beschikbaarheid aan van het eerste Verificatie IP (VIP) en System-Level VIP (System VIP) van de industrie voor de Compute Express Link (CXL) 3.0 standaard om de adoptie van de nieuwe technologie te versnellen. De Cadence VIP voor CXL 3.0 is geïntegreerd met de Cadence VIP voor PCI Express(R) (PCIe(R)) 6.0, en biedt zo een complete oplossing van IP tot het system-on-chip (SoC) niveau dat gebruikers helpt ontwerpen te maken voor krachtige datacentertoepassingen. De Cadence VIP voor CXL biedt een krachtige modelimplementatie waarmee ontwerpers snel en grondig de functionele verificatie kunnen voltooien, met minder moeite en meer zekerheid dat het ontwerp werkt zoals verwacht.
De VIP voor CXL bevat Cadence TripleCheck(TM) technologie, die een verificatieplan biedt dat voldoet aan de specificatie, gekoppeld aan uitgebreide dekkingsmodellen en een robuuste testsuite om de naleving van de specificatie te verzekeren. De Cadence System VIP-oplossing is ook uitgebreid om te voldoen aan de nieuwste CXL-specificatie. De oplossing omvat de System Traffic Library voor CXL, die kant-en-klare tests op SoC-niveau biedt die naadloos werken in zowel simulatie als emulatie, de System Performance Analyzer voor automatische prestatie-analyse van CXL tot DDR, en het System Scoreboard dat automatische coherentie- en data-integriteitscontroles biedt.
Door de nieuwste specificaties van de industrie te ondersteunen en verificatieoplossingen te bieden die als eerste op de markt komen, zowel voor IP als voor het SoC-niveau, stelt Cadence klanten in staat om snel nieuwe normen te implementeren, zoals CXL 3.0." De nieuwe VIP-oplossingen maken deel uit van de bredere verificatie-volstroom van Cadence, die Palladium(R) Z2-emulatie, Protium(TM) X2-prototyping, Xcelium(TM)-simulatie, het Jasper(TM) Formal Verification Platform, de Helium(TM) Virtual and Hybrid Studio en het vManager(TM) Verification Management Platform omvat. De Cadence verification full flow levert de hoogste verificatie throughput van bugs per geïnvesteerde dollar per dag. De VIP-oplossingen en de volledige verificatiestroom ondersteunen de Intelligent System Design(TM)-strategie van de onderneming, waardoor een uitmuntend SoC-ontwerp mogelijk wordt.
Delen
Naar het originele artikel.
Wettelijke waarschuwing
Cadence Design Systems, Inc. is wereldwijd nummer 1 in de ontwikkeling en marketing van ontwerpsoftware voor geïntegreerde schakelingen en elektronische systemen. De netto-omzet is als volgt over de verschillende activiteiten verdeeld - verkoop van licenties (93,8%): ontwerpsoftware, verificatie van geïntegreerde circuits, simulatie en prestatiecontrolesystemen, enz. Daarnaast biedt de groep onderhoudsdiensten aan; - diensten (6,2%): advies, training, systeemontwerp en -ontwikkeling, technische ondersteuning, enz. De netto-omzet is geografisch als volgt verdeeld: Verenigde Staten (41,4%), Noord- en Zuid-Amerika (1,6%), China (16,6%), Japan (5,6%), Azië (18,8%) en Europa/Midden-Oosten/Afrika (16%).