Applied Materials, Inc. heeft innovaties geïntroduceerd die klanten helpen de 2D-schaalvergroting voort te zetten met EUV en heeft de breedste portefeuille van technologieën voor de fabricage van de volgende generatie 3D Gate-All-Around transistors van de industrie in detail beschreven. Chipfabrikanten volgen twee complementaire wegen om de transistordichtheid in de komende jaren te verhogen. Het ene is het klassieke 2D-schalen volgens de Wet van Moore, waarbij kleinere elementen worden gemaakt met EUV-lithografie en materiaaltechniek.

De andere weg is die van de design technology cooptimization (DTCO) en 3D-technieken, waarbij de lay-out van de logische cellen op een slimme manier wordt geoptimaliseerd om de dichtheid te verhogen, onafhankelijk van veranderingen in de lithografische pitch. Verwacht wordt dat deze laatste benaderingen, waaronder stroomverdelingsnetwerken aan de achterkant en Gate-All-Around (GAA) transistors, in de komende jaren een steeds groter deel van de verbeteringen van de logicadichtheid voor hun rekening zullen nemen, naarmate de klassieke 2D-schaling langzamer gaat. Samen kunnen deze technieken chipfabrikanten helpen bij hun streven om toekomstige generaties logische chips af te leveren met verbeterde power, performance, area, cost and time-to-market -- of PPACt.

Uitbreiding van 2D-schaalverdeling - De opkomst van de extreme ultraviolet-lithografie (EUV) heeft chipfabrikanten in staat gesteld kleinere elementen te produceren en de transistordichtheid te verhogen. De industrie heeft echter een punt bereikt waarop verdere schaalvergroting met EUV uitdagingen met zich meebrengt die nieuwe benaderingen van afzetting, etsing en metrologie vereisen. Na de ontwikkeling van EUV-resistentie moeten chip-patronen door een reeks tussenlagen geëtst worden – de transferlaag en het hardmasker genoemd -- voordat zij uiteindelijk in de wafer geëtst worden.

Tot nu toe werden deze lagen afgezet met behulp van spin-on technologie. Applied introduceert de Stensar(TM) Advanced Patterning Film for EUV die afgezet wordt met het Precision CVD (chemical vapor deposition) systeem van Applied. In vergelijking met spin-on afzetting helpt de CVD-film van Applied de klanten de EUV-hardmask-lagen af te stemmen op specifieke diktes en etsweerstand, zodat zij een bijna perfecte uniformiteit van de EUV-patroonoverdracht over de hele wafer kunnen bereiken.

Applied heeft ook een speciale mogelijkheid van zijn Sym3(R) Y-etsystemen beschreven, waarmee klanten in dezelfde kamers materialen kunnen etsen en deponeren om de EUV-patronen te helpen verbeteren voordat ze in de wafer worden geëtst. De Sym3-kamers verwijderen voorzichtig de EUV-weerstandsmaterialen en deponeren dan opnieuw materiaal op een speciale manier die de patroonvariabiliteit veroorzaakt door "stochastische fouten" uitmiddelt. De verbeterde EUV-patronen verhogen de opbrengst en verbeteren het chipvermogen en de prestaties. Als gevolg daarvan groeit de Sym3-technologie van Applied snel uit van geheugen - waar Applied de nummer één leverancier van conductor-etsystemen voor de DRAM-markt is - tot foundry-logic.

Applied demonstreerde ook hoe haar PROVision(R) eBeam metrologietechnologie kan worden gebruikt om diep in meerlaagse chips te kijken om nauwkeurig EUV-gevormde elementen over de hele wafer te meten, en zo klanten te helpen "randplaatsingsfouten" op te lossen die andere metrologietechnieken niet kunnen diagnosticeren. Applied heeft zijn inkomsten uit eBeam-systemen in 2021 bijna verdubbeld en is de nummer één leverancier van eBeam-technologie geworden. Engineering 3D Gate-All-Around Transistors De opkomende GAA transistor is een voorbeeld van hoe klanten 2D schaalvergroting kunnen aanvullen met 3D ontwerptechnieken en DTCO layout-innovaties om de logische dichtheid snel te verhogen, zelfs als 2D schaalvergroting vertraagt.

Innovaties in de materiaaltechniek geven GAA-transistors ook verbeteringen in vermogen en prestaties. In FinFET's worden de verticale kanalen die het elektrische pad van de transistor vormen, gevormd door lithografie en etsen, processen die kunnen resulteren in ongelijke kanaalbreedten. Deze niet-uniformiteit heeft een negatieve invloed op het vermogen en de prestaties, en dat is een van de belangrijkste redenen waarom klanten overstappen op GAA.

GAA transistors lijken op FinFET transistors die 90 graden gedraaid zijn, zodat de kanalen horizontaal zijn in plaats van verticaal. De GAA-kanalen worden gevormd met behulp van epitaxie en selectieve materiaalverwijdering, technologieën die de klanten in staat stellen de breedte en de uniformiteit precies te bepalen voor optimaal vermogen en prestaties. Het allereerste produkt van Applied was een epitaxy-systeem, en het bedrijf is sindsdien marktleider geweest.

Applied pionierde met selectieve materiaalverwijdering toen het in 2016 het Selectra(R) systeem lanceerde, en het is marktleider met meer dan 1.000 kamers in gebruik bij klanten. Een grote uitdaging bij de fabricage van GAA-transistoren is dat de ruimte tussen de kanalen slechts ongeveer 10 nm is, en dat de klanten de meerlaagse gate-oxide en metalen gate-stacks rondom alle vier de zijden van de kanalen moeten deponeren in de minieme ruimte die beschikbaar is. Applied heeft een IMS(TM) (Integrated Materials Solution) systeem ontwikkeld voor de gate oxide stack.

Een dunner poortoxide leidt tot een hogere aandrijfstroom en transistorprestaties. Dunnere poortoxiden resulteren echter meestal in een hogere lekstroom die stroom verspilt en warmte veroorzaakt. Het nieuwe IMS-systeem van Applied vermindert de equivalente oxidedikte met 1,5 angstroms, waardoor ontwerpers de prestaties kunnen opvoeren zonder dat de poortlekkage toeneemt, of de prestaties constant kunnen houden en de poortlekkage met meer dan 10X kunnen verminderen.

Het integreert atomaire laagafzetting (ALD), thermische stappen, plasmabehandelingsstappen en metrologie in één enkel, hoogvacuüm systeem. Applied demonstreert ook een IMS-systeem voor de engineering van GAA-metaalgate-stacks, waarmee klanten de dikte van de gate kunnen variëren om de drempelspanning van transistors af te stemmen op de prestatie-per-watt-doelstellingen van specifieke computertoepassingen, variërend van mobiele apparaten met batterijvoeding tot krachtige servers. De uiterst nauwkeurige ALD-stappen voor metalen worden in hoogvacuüm uitgevoerd om atmosferische besmetting te voorkomen.

Meer details over de oplossingen van Applied voor het schalen van logica zullen worden gegeven op de Master Class "New Ways to Shrink" van het bedrijf, die later op 21 april 2022 wordt gehouden.